微波EDA网，见证研发工程师的成长！
首页 > 研发问答 > 信号完整性分析 > Hyperlynx仿真分析讨论 > 关于memory clock p和N之间的电容

关于memory clock p和N之间的电容

时间：10-02 整理：3721RD 点击：

想问一下在Memory的设计中，关于CKP和CKN之间一般有个3.3pf的小电容，这个是什么原理呢? 大家探讨一下，


上一篇：hyperlynx仿真时候提示at least one plane layer is required
下一篇：仿真时总是出现这样的错误。

HyperLynx HyperLynx仿真 HyperLynx教程 BoardSim Spice IBIS 相关文章：

栏目分类
热门文章

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top