求助：DDRx的仿真出来的波形幅值太低，为什么呢？

如图，红色的波形是Data信号的波形，绿色的波形是Control/Command信号的波形，为什么Control/Command的波形这么低?导致生成的address报告里几乎都是Fail。
Fail的原因是Voltage of data waveform is in an undetermined logic state when its clock waveform crosses Vref！ (neither low nor high)
或者是Address waveform does not cross 0.750V threshold, so, slew rate can not be measured for the setup time case！
求大神帮帮忙！

timing models需要一个后缀名为。v的文件，请问一下这个文件是怎么生成的?还是需要手动编辑啊?
急，希望有做过的给指点一下，谢谢.

我刚刚用DDRx，有很多问题，希望能给些建议。
灰常感谢

你的这个问题我也不知道，设置到timing model那一步的时候软件不是自动匹配了吗?目前为止我也是按它默认的来，这个文件我也没什么理解，不好意思。

顶起，求解答，谢谢。

在linesim中怎么加一个我想要幅值的电压啊?我加一个电压软件却非要绑定到板子的net上，难道我不能随便改电压值么?

还说Hyperlynx操作简单，我看就是操作崩溃。

Cadence 16版的SQ有BUS仿真功能，可以用来仿真DDRx，简单高效。

linesim我几乎没研究过，我也是刚开始学hyperlynx

我也是刚用这个软件，也出现过那个fail的原因，我猜想是clock的线长与CTRL/CMD的线长的关系吧。你试着加长一下clock的线长呢。另一个电压低的问题，仁兄可将VTT拉到0.75V了?

应该是楼上的问题，你上拉电阻的VTT电压设置有问题，你检查下，或者是上拉电阻值有问题。

谢谢啦，是电压的问题，内存条上的vtt电压要加上，主板上的电压加上也不行，非要在内存条上加。
谢谢各位。