微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Hyperlynx仿真分析讨论 > 请教:分析串扰时,电气阈值的设定问题?

请教:分析串扰时,电气阈值的设定问题?

时间:10-02 整理:3721RD 点击:

RT!
     常常是设定在150mV,有没有什么特殊原因,为什么要这样设置?
     实际上我是想将阈值设定为100mV或再小点,老师问我原因,我当时没想那么多,
所以没回答上,设定限值严格点,好处肯定有,希望各位帮分析下,如果你们也想修改
阈值,依据什么理由呢?
     最好能据出个实例,比如需要严格限制串扰的环境,某个集成IC管脚之间必须严格
限制串扰,有的电路必须这么设置才行等等,我说的不规范,也不具体,想知道各位的
回答,谢谢!

阈值设定的依据就是原始信号叠加串扰后不应该超过IC的电平容忍范围。

如果想将阈值设定为100mV,应该以什么理由呢?给位能给点意见吗?

同意二楼观点

设计的时候都有所谓的容忍上限,感觉例如电容的使用,都留有一定的余量,因为不能预测到所有的问题。

按照上面的计算方法,5V系统的阈值设置就是150mV

电气阈值不是固定的,可以根据自己的情况做一下小修改,但是要注意的是,不要将电学阈值设置为一个不切实际的低值,否则将花费较多的时间仿真。

哈哈。学习了。谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top