管脚配置问题？高手来解答，谢谢

你是通过ref文件进行model mapping
但你的model中没有V1的模型（模型中没有定义pin number为V1的模型）或者comp2的V1 的引脚类型同model中的不匹配（如模型中V1对应输出，而你的comp2的V1在package的pin definition时定义了输入）
model mapping是个很严格的过程
有些许不一致就会error