微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Orcad > 画原理图时相当吃力且效率低,鼠标点了元件连线处不自动捕捉.

画原理图时相当吃力且效率低,鼠标点了元件连线处不自动捕捉.

时间:10-02 整理:3721RD 点击:
栅格捕捉也是打开的,经常出现图1的情况.



 

你这栅格明显是关闭啊 实在不行,你在设置里找 可以设置

options----miscellaneous----找到wire Drag,将allow component move wiht connectivity changes复选上就可以了。

千万不要用snap to grid

不是栅格没有对齐么

这是因为把栅格设置成了最小1格

Grid 设置有问题,设置的太小了。

这是由于在设计原理图是没有始终按照规格,时而捕捉格点,时而又不捕捉格点,导致原理图很混乱,建议将没有在格点上的走线统一删除,设置成捕捉格点后,重新连接。以后就事半功倍了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top