微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Orcad > DDR2 clock问题

DDR2 clock问题

时间:10-02 整理:3721RD 点击:
一般的MMU都有CK多组差分的CK信号,我看了有时候所有的ram只用一组时钟,而有时每个ram都用各自的一组时钟,我查了下JESD79-2F也没具体描述,求指教

ddr2槽是3对时钟
ddr2芯片有一对时钟的,2对时钟的。需要根据主控制器决定。

为什么,他那个时钟差分要设计在中间呀!很不好出线!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top