多块封装，修改的问题
时间：10-02
整理：3721RD
点击：
我画一个FPGA的封装，分成了8个PART，原理图都连好发现FPGA的一个PART封装画的有错误，直接在原理图上改了，在design cache里系统自动又给这个FPGA的起了个名字，导致不能生成网表，请问除了重新放置各个PART外，怎么解决啊
去修改你的源库文件
然后在cache中使用replace功能
在原理图里直接更改封装后，选择UPDATE ALL,不要UPDATE CURRENT