微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > 嵌入式系统设计讨论 > 数字锁相放大器的设计

数字锁相放大器的设计

时间:10-02 整理:3721RD 点击:
申请理由:三星 Cortex-A8 S5pv210的主频可以达到600M,最高可以达到1G,做常用的数字信号处理基本没有问题,可以很好的实现锁相放大器的实时计算。目前数字锁相放大器的设计一般采用的是DSP芯片,但是还需要配备一个RAM单片机进行控制和显示,无心种提高了成本和设计的难度。本实验室已经对锁相放大器进行了大量的研究,用该系统设计同时可以很好的使用于本实验室研究的光纤传感器种,可以减少额外的开销。

项目描述:数字锁相放大器主要是基于相关性原理提出来的,其核心是相敏检波,目前数字锁相放大器的研究比较多。本实验组主要的研究方向是光纤传感器,其中需要采用高精度的数字锁相放大器进行信号的检测了,目前我主要是负责数字锁相锁相放大器的研究工作,同时采用DSP芯片做了前期的工作,其他部分已近基本做好。目需要集成在一起,还需要RAM芯片等实现相应的算法,经过对比,我觉得该板能够很好的代替目前实验组采用的多控制芯片的设计,简化外围。希望能得到这款板子进行设计,谢谢。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top